PARALLEL ADDER
Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua bilangan yang telah dikonversikan ke dalam bentuk biner. Anggap ada dua buah register A dan B, masing-masing register terdiri dari 4 bit biner : A3A2A1A0 dan B3B2B1B0. Penjumlahan dari kedua register itu dapat dinyatakan sebagai berikut : 01230123BBBBAAAA
+ 0123ΣΣΣΣOUTC
Rangkaian Parallel Adder dari persamaan di atas ditunjukkan pada gambar 9-2.
Gambar 9-2. Rangkaian Parallel Adder 4 bit
Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA) pada Least Significant Bit (LSB) dari masing-masing input dan beberapa Full Adder pada bit-bit
PERCOBAAN 9. Halaman 46
RANGKAIAN ARITMETIKA DIGITAL LANJUT
PETUNJUK PRAKTIKUM ELEKTRONIKA DIGITAL 1
berikutnya. Prinsip kerja dari Parallel Adder adalah sebagai berikut : penjumlahan dilakukan mulai dari LSB-nya. Jika hasil penjumlahan adalah bilangan desimal “2” atau lebih, maka bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya akan dikeluarkan pada Σ. Begitu seterusnya menuju ke Most Significant Bit (MSB)nya.
Tidak ada komentar:
Posting Komentar